


Soluzione del compito di Fondamenti di Elettronica

18 luglio 2013

parte digitale

- essendoci l'invertitore, $F=PD$; la topologia del PD é quindi quella indicata di seguito:



- ogni ingresso va a 2 nMOS, quindi $C_{in} = C_{M1}2S_n$, dove $C_{M1} = (L_{MIN}^2 C_{ox} + 2C_{GSO}L_{MIN}) = 0.52\text{fF}$. Essendo $S_n=1$, abbiamo $C_{in} = 1.05\text{fF}$
- Nella scarica di caso peggiore abbiamo due nMOS in serie, a loro volta in serie al transistore di clock, tutti con $S_n=1$; quindi $S_{eq} = 1/3$. Questi devono caricare la $C_{inv} = S_{n,inv}C_{M1}(1 + \epsilon)$ (con $\epsilon = \beta'_n/\beta'_p$) mentre l'invertitore carica C_L . Quindi:

$$\tau = \frac{2C_{inv}}{\beta'_n(1/3)V_{DD}}F + \frac{2C_L}{\beta'_p S_{p,inv}V_{DD}}F = \frac{2F}{\beta'_n V_{DD}} \left(3C_{M1}(1 + \epsilon)S_{n,inv} + \frac{C_L}{S_{n,inv}} \right)$$

dove $F = 2.2$. La minimizzazione ponendo $d\tau/dS_{n,inv}=0$ fornisce

$$S_{n,inv} = \sqrt{\frac{C_L}{3C_{M1}(1 + \epsilon)}} = 2.5$$

da cui $C_{inv}=4.0\text{fF}$;

- il ritardo vale

$$\tau = \frac{2C_{inv}}{\beta'_n S_{eq}V_{DD}}F + \frac{2C_L}{\beta'_n S_{n,inv}V_{DD}}F$$

Abbiamo 2 casi:

- ingressi con due '1': é il caso peggiore del punto 3 sopra, quindi $S_{eq} = 1/3$; troviamo $\tau=262\text{ps}$;
- tutti gli ingressi a '1': nel PD abbiamo il parallelo di 3 serie da 2 transistori, in serie col transistore di clock; quindi $S_{eq} = 1/(1/(3/2) + 1/1) = 3/5$; troviamo $\tau=204\text{ps}$;

- il pMOS di clock carica C_{inv} , quindi:

$$\tau_{pre} = \frac{2C_{inv}}{\beta'_p V_{DD}}F + \frac{2C_L}{\beta'_n S_{n,inv}V_{DD}}F$$

(essendo $S_p = 1$) che fornisce $\tau_{pre}=218\text{ps}$;

- C_L e C_{inv} commutano insieme: una si carica e l'altra si scarica. Il processo lo si innesca se abbiamo una scarica indotta dal PD. Questo avviene col 50% delle configurazioni degli ingressi. Quindi

$$P = (C_{inv} + C_L)V_{DD}^2 f_{ck} 0.5 = 34\mu W$$